

深圳市波领科技有限公司



基于OTP的 8位微控制器

BL08P154C

目录

1. 概述.....	5
2. 特征.....	5
3. 管脚信息.....	6
3.1 管脚图	6
3.2 管脚说明	7
4. 系统框图	10
5. 存储器结构	11
5.1 程序存储器	11
5.2 RAM 数据存储器.....	11
6. 操作寄存器	19
6.1 工作寄存器	19
6.1.1 INDF(间接寻址寄存器)	19
6.1.2 PCL(程序计数器的低字节)和 Stack	19
6.1.3 STATUS(状态寄存器)	21
6.1.4 FSR(间接寻址指针)	22
6.1.5 PORTA/PORTC(端口数据寄存器)	22
6.1.6 PCON(芯片控制寄存器)	22
6.1.7 WUACON(PORTA 输入状态变化中断/唤醒控制寄存器)	23
6.1.8 WUCCON(PORTC 输入状态变化中断/唤醒控制寄存器)	23
6.1.9 PCLATH(PC 高位缓冲器)	23
6.1.10 PADCON(内部下拉控制寄存器)	23
6.1.11 PCDCON(内部下拉控制寄存器)	23
6.1.12 PAODCON(漏极开路控制寄存器)	23
6.1.13 PAHCON(PA 内部上拉控制寄存器)	24
6.1.14 PCHCON(PC 内部上拉控制寄存器)	24
6.1.15 INTCON(中断屏蔽寄存器)	24
6.1.16 PIE1(外设中断屏蔽寄存器1)	24
6.1.17 PIR1(外设中断状态寄存器1)	25
6.1.18 PIE2(外设中断屏蔽寄存器2)	25
6.1.19 PIR2(外设中断状态寄存器2)	25

6.1.20 ACC(累加器)	25
6.1.21 OPTIONR 寄存器.....	26
6.1.22 TRISA/TRISC(I/O 口控制寄存器)	26
6.1.23 TRISA_BK0/TRISC_BK0(I/O 口控制寄存器)	26
6.1.24 PAIC0(PA 驱动低电平控制寄存器)	26
6.1.25 PCIC0(PC 驱动低电平控制寄存器)	27
6.1.26 OSCM (模式控制寄存器)	27
6.2 T1 16 位定时、计数器.....	29
6.2.1 T1 特性	29
6.2.2 T1 相关寄存器.....	29
6.2.3 捕获模式.....	31
6.2.4 RFC 模式	32
6.3 T3 (10 位定时/计数器)	33
6.3.1 T3PWM 特性	33
6.3.2 T3PWM 相关寄存器.....	34
6.3.3 T3LED 级联.....	38
6.3.4 T3PWM 示意图.....	39
6.4 T4 (12 位定时/计数器)	40
6.4.1 T4PWM 特性	40
6.4.2 T4PWM 相关寄存器.....	40
6.4.3 T4LED 级联.....	43
6.4.4 T4PWM 示意图.....	44
6.5 比较器 C1	46
6.5.1 比较器简介	46
6.5.2 比较器相关寄存器	46
6.5.3 模拟输入连接注意事项及部分特性	48
6.5.4 VDD 电压检测应用示例	49
6.6 I/O 口	50
6.7 WDT(看门狗定时器)	52
6.8 中断.....	53
6.8.1 外部中断.....	53
6.8.2 IO 输入改变中断	53

6.8.3 T1 溢出中断	53
6.8.4 T1 捕获中断	53
6.8.5 T3 溢出中断	54
6.8.6 T4 溢出中断	54
6.8.7 C1 中断	54
6.9 SLEEP(睡眠模式)	55
6.9.1 睡眠唤醒	55
6.10 绿色模式	56
6.10.1 绿色唤醒	56
6.11 低速模式	57
6.12 复位 RESET	58
6.12.1 上电延时定时器 PWRT	58
6.12.2 复位顺序	58
6.13 振荡配置及配置说明	59
7. 指令集	60
8. 电气特性	64
8.1 绝对最大额定值	64
8.2 操作条件	64
8.3 直流特性	64
9. 开发工具	67
9.1 OTP 烧录器	67
9.2 编译器	67
10. 封装及尺寸	68
10.1 SOP16 封装图及尺寸	68
10.1.1 SOP16 封装图	68
10.1.2 SOP16 封装尺寸	68
11. 修正记录	71

BL08P154C

数据手册

Ver1.0

1. 概述

BL08P154C是采用低功耗高速CMOS 工艺制造的8 位单片机，它内建了2K* 14-bit 的OTP，96Byte 的SRAM。包含 1 个 16 位定时器T1。1 个 10 位定时器T3，可输出4 路PWM，支持 1 路LED 级联。1 个 12 位定时器T4，可输出2 路PWM，支持 1 路LED 级联。含有一个比较器模块。

2. 特征

- ◆ 39 条 RISC 指令，除了跳转指令是两个周期，所有的指令都是单周期
- ◆ 14 位宽指令，8 位宽数据路径，8 级深度硬件堆栈
- ◆ 支持 GOTO 指令全地址跳转、支持全地址子程序调用
- ◆ 2K×14 的程序存储器（OTP）
- ◆ 96× 8 位通用寄存器（SRAM）
- ◆ 直接、间接寻址方式
- ◆ 1 个 16 位定时/计数器T1，支持捕获、RFC 模式
- ◆ 1 个 10 位定时/计数器T3，可配置4 路独立 10 位PWM 或者 1 组带死区互补PWM
- ◆ 1 个 12 位定时/计数器T4，可配置2 路独立 12 位PWM 或者 1 组带死区互补PWM
- ◆ 定时/计数器 T3/T4 支持LED 级联控制
- ◆ 内置上电复位电路（POR）、内置欠压复位（LVR）
- ◆ 上电复位定时器（PWRT）和振荡器启动定时器（OST）
- ◆ 2 组 14 个I/O 口(PORTA/PORTC)，可配置上拉、下拉和开漏等状态，PORTC 无开漏
- ◆ 4 种工作模式可任意切换：正常模式、低速模式、睡眠模式、绿色模式
- ◆ 唤醒睡眠：INT 管脚中断、IO 的输入状态改变、T1 溢出唤醒、T1 捕获唤醒、C1 输出状态变化唤醒、T3/4 溢出唤醒（特殊条件）
- ◆ 唤醒绿色：同唤醒睡眠
- ◆ 省电休眠模式，可编程代码保护
- ◆ 可选的振荡器选项：内部高速振荡器、内部低速振荡器、外部低速晶振
- ◆ 7 种可用中断：IO 的输入变化、外中断、T1 溢出/捕获、T3 溢出、T4 溢出、比较器C1
- ◆ 宽工作电压范围：[2.4V~5.5V@16M/2T](#)、1.8V~5.5V@16M/4T
- ◆ 可支持 C 编译，C 仿真，可在线调试

3. 管脚信息

3.1 管脚图



图 3.1BL08M154C_SOP16

3.2 管脚说明

表 3-1 管脚说明

名称	类型	说明
PA0	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 PWM 输出口 T3PWM0 可配置为比较器正、负端输入 烧写 MODEL 脚
PA1	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 PWM 输出口 T3PWM1 可配置为比较器正、负端输入 烧写 DATA 脚 SDA
PA2	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 PWM 输出口 T3PWM2 可配置为 PWM 输出口 T4PWM0 可配置为比较器正端输入 烧写 CLK 脚 SCK
PA3	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 PWM 输出口 T3PWM3 可配置为比较器正端输入 烧写高压 VPP 脚
PA4	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 PWM 输出口 T4PWM1 可配置为 PWM 输出口 T3PWM0可配置为比较器负端输入 可配置为外振 OSC0 脚
PA5	I/O	可作为输入输出口 可配置上、下拉电阻

		可配置开漏输出 可配置为 PWM 输出口 T3PWM1 可配置为 PWM 输出口 T4PWM0 可配置为比较器负端输入 可配置为外振 OSC1 脚
PA6	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 PWM 输出口 T3PWM2可配置为比较器正端输入
PA7	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 T 1 外部时钟输入脚 可配置为 PWM 输出口 T3PWM3 可配置为 PWM 输出口 T4PWM0可配置为比较器正端输入
PC0	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 PWM 输出口 T4PWM1 可配置为比较器负端输入
PC1	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为外部中断 INT 输入脚 可配置为 PWM 输出口 T3PWM0 可配置为比较器负端输入
PC2	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 PWM 输出口 T3PWM1
PC3	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 PWM 输出口 T3PWM2 可配置为 PWM 输出口 T4PWM0
PC4	I/O	可作为输入输出口 可配置上、下拉电阻可配置为 PWM 输出口 T3PWM3 可配置为 PWM 输出口 T3PWM0
PC5	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 PWM 输出口 T4PWM1



VDD	P	系统电源输入
GND	P	系统接地输入

注： I： 输入； O： 输出； P： 电源

4. 系统框图




图 4.1 系统框图

5. 存储器结构

5.1 程序存储器

- 1、BL08P154C有 11 位PC，2K*14bit 的程序存储器
- 2、复位地址 000H；
- 3、硬件中断地址 004H；
- 5、GOTO、CALL 指令可以全地址跳转。

程序存取器和堆栈结构如下图 5.1 所示：




图 5.1 程序存取器地址分布

5.2 RAM 数据存储器

该单片机数据存储器由特殊功能寄存器 SFR 和通用寄存器组成。通用寄存器可直接寻址，也可通过 IRP 以及 FSR 寄存器实现间接寻址。

表 5-1：数据存储器结构

BANK0	地址	BANK1	地址	BANK2	地址	BANK3	地址
-------	----	-------	----	-------	----	-------	----

INDF	00h	INDF	80h	INDF	100h	INDF	180h
	01h	OPTIONR	81h		101h	OPTIONR	181h
PCL	02h	PCL	82h	PCL	102h	PCL	182h
STATUS	03h	STATUS	83h	STATUS	103h	STATUS	183h
FSR	04h	FSR	84h	FSR	104h	FSR	184h
PORTA	05h	TRISA	85h		105h		185h
	06h		86h		106h		186h
PORTC	07h	TRISC	87h		107h		187h
TRISA_BK0	08h		88h		108h		188h
TRISC_BK0	09h		89h		109h	PWMSEL1	189h
PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah
INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh
PIR1	0Ch	PIE1	8Ch		10Ch	PWMSEL	18Ch
PIR2	0Dh	PIE2	8Dh		10Dh	T4C0	18Dh
	0Eh	PCON	8Eh	T3LEDR	10Eh	T4C1	18Eh
	0Fh	WUACON	8Fh		10Fh	T4TL	18Fh
	10h	PAIC0	90h	T3C0	110h	T4TH	190h
	11h	PCIC0	91h	T3C1	111h	T4PL	191h
PCHCON	12h	PAHCON	92h	T3TL	112h	T4PH	192h
PCDCON	13h	PADCON	93h	T3TH	113h	T4D0L	193h
WUCCON	14h	OSCM	94h	T3PL	114h	T4D0H	194h
	15h	PAODCON	95h	T3PH	115h	T4D1L	195h
	16h		96h	T3D0L	116h	T4D1H	196h
	17h	RFCCON	97h	T3D0H	117h	T4LEDR	197h
	18h	CCPCON	98h	T3LEDCON	118h	T4LEDCON	198h

	1Eh			T3D3L	11Eh		19Eh
	1Fh			T3D3H	11Fh	VRCON	19Fh
RAM 80 字节	20h ~ 6Fh	-	-	-	-	-	-
通用 寄存器16 字节	70h ~ 7Fh	访问 70h~7Fh	F0h ~ FFh	访问 70h~7Fh	170h ~ 17Fh	访问 70h~7Fh	1F0h ~ 1FFh

表 5-2：特殊功能寄存器地址

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
所有 BANK 区共用									
00H(r/w)	INDF	使用 FSR 的内容寻址数据寄存器（非物理寄存器）							
02H(r/w)	PCL	PC 的低 8 位							
03H(r/w)	STATUS	IRP	RP1	RP0	$\overline{TO}$	$\overline{PD}$	Z	DC	C
04H(r/w)	FSR	FSR7	间接寻址指针						
0AH(r/w)	PCLATH	-	-	-	-	-	PCH2	PCH1	PCH0
0BH(r/w)	INTCON	GIE	PEIE	-	INTIE	IOIE	-	INTIF	IOIF
BANK0									
05H(r/w)	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
07H(r/w)	PORTC	-	-	PC5	PC4	PC3	PC2	PC1	PC0
08H(r/w)	TRISA_BK0	BANK0_POTRA 输入输出控制寄存器							
09H(r/w)	TRISC_BK0	-	-	BAN0_POTRC 输入输出控制寄存器					

0CH(r/w)	PIR1	-	-	-	-	-	CCPIF	-	T1IF
0DH(r/w)	PIR2	-		C1IF	-		T4IF	T3IF	-
12H(r/w)	PCHCON	*	*	/PHC5	/PHC4	/PHC3	/PHC2	/PHC1	/PHC0
13H(r/w)	PCDCON	*	*	/PDC5	/PDC4	/PDC3	/PDC2	/PDC1	/PDC0
14H(r/w)	WUCCON	-	-	WUC5	WUC4	WUC3	WUC2	WUC1	WUC0
19H(r/w)	AINCCON	-	-	ANCS5	ANCS4	ANCS3	ANCS2	ANCS1	ANCS0
1AH(r/w)	AINACON	ANAS7	ANAS6	ANAS5	ANAS4	ANAS3	ANAS2	ANAS1	ANAS0
BANK1									
01H(r/w)	OPTIONR	-	INTEDGE	-	-	-	-	-	CMPCK S
05H(r/w)	TRISA	BANK1_POTRA 输入输出控制寄存器							

07H(r/w)	TRISC	-	-	BANK1_POTRC 输入输出控制寄存器					
0CH(r/w)	PIE1	-	-	-	-	-	CCPIE	-	T1IE
0DH(r/w)	PIE2	-	-	C1IE	-	-	T4IE	T3IE	-
0EH(r/w)	PCON	WDTE	-	LVDT E	*	*	*	*	*
0FH(r/w)	WUACON	WUA7	WUA6	WUA5	WUA4	WUA3	WUA2	WUA1	WUA0
10H(r/w)	PAIC0	PA<7:0>口输出低电平驱动控制							
11H(r/w)	PCIC0	-	-	PC<5:0>口输出低电平驱动控制					
12H(r/w)	PAHCON	/PHA7	/PHA6	/PHA5	/PHA4	/PHA3	/PHA2	/PHA1	/PHA0
13H(r/w)	PADCON	/PDA7	/PDA6	/PDA5	/PDA4	/PDA3	/PDA2	/PDA1	/PDA0
14H(r/w)	OSCM	RTCEN	WAKEMOD E	GREENEN	XT_T1S	SLCON	XT_LRCS	STPHX	CLKMD
15H(r/w)	PAODCON	ODA7	ODA6	ODA5	ODA4	ODA3	ODA2	ODA1	ODA0
17H(r/w)	RFCCON	RFCEN	-	-	-	RFCS3	RFCS2	RFCS1	RFCS0
18H(r/w)	CCPCON	-	CCPS2	CCPS1	CCPS0	CCPM3	CCPM2	CCPM1	CCPM0
19H(r/w)	CCPRH	T1 捕获寄存器高位 CCPRH<7:0>							
1AH(r/w)	CCPRL	T1 捕获寄存器低位 CCPRL<7:0>							
1BH(r/w)	T1CON	-	-	T1CK1	T1CK0	T1CKS1	-	T1CKS0	T1REN
1CH(r/w)	T1TH	T1 定时、计数高8 位T1TH<7:0>							
1DH(r/w)	T1TL	T1 定时、计数低8 位T1TL<7:0>							
BANK2									
0EH(r/w)	T3LEDR	T3LED 级联控制数据寄存器							
10H(r/w)	T3C0	T3REN	-	T3PWM1INV	T3PWM 0INV		T3PWM1E N	T3PWM0EN	-
11H(r/w)	T3C1	-	T3P MD	-	T3CKS0	-	T3CK2	T3CK1	T3CK0
12H(r/w)	T3TL	T3 定时、计数低8 位							
13H(r/w)	T3TH	-	-	-	-			T3 定时、计数高2 位	

					3INV	NV		N	
1AH(r/w)	T3D1L	T3PWM1 占空比寄存器低8 位							
1BH(r/w)	T3D1H	-	-	-	-	-	-	T3PWM1 占空比高2 位	
1CH(r/w)	T3D2L	T3PWM2 占空比寄存器低8 位							
1DH(r/w)	T3D2H	-	-	-	-	-	-	T3PWM2 占空比高2 位	
1EH(r/w)	T3D3L	T3PWM3 占空比寄存器低8 位							
1FH(r/w)	T3D3H	-	-	-	-	-	-	T3PWM3 占空比高2 位	
BANK3									
01H(r/w)	OPTIONR	-	INTEDG E	-	-	-	-	-	CMPCCK S
09H(r/w)	PWMSEL1	-	-	T4PWM1S1	T4PWM1S0	T4PWM1S1	T4PWM1S0	-	-
0CH(r/w)	PWMSEL	T3PWM3S1	T3PWM3S0	T3PWM2S1	T3PWM2S0	T3PWM1S1	T3PWM1S0	T3PWM0S1	T3PWM0S0
0DH(r/w)	T4C0	T4REN	T4PWM1INV	T4BUZ1EN	T4PWM0INV	T4BUZ0EN	T4PWM1EN	T4PWM0EN	-
0EH(r/w)	T4C1	T4PDT	T4PMD	-	T4CKS0	-	T4CK2	T4CK1	T4CK0
0FH(r/w)	T4TL	T4 定时、计数低8 位							
10H(r/w)	T4TH	-	-	-	-	T4 定时、计数高4 位			
11H(r/w)	T4PL	T4PWM 周期寄存器低8 位							
12H(r/w)	T4PH	*	*	*	*	T4PWM 周期高4 位			
13H(r/w)	T4D0L	T4PWM0 占空比寄存器低8 位							
14H(r/w)	T4D0H	-	-	-	-	T4PWM0 占空比高4 位			
15H(r/w)	T4D1L	T4PWM1 占空比寄存器低8 位							

表 5-3 寄存器复位状态

寄存器	地址	POR 或 BOR	RSTB 或 WDT 复位
BANK0			
INDF	00H	xxxx xxxx	uuuu uuuu

PCL	02H	0000 0000	0000 0000
STATUS	03H	0001 1xxx	000# #xxx
FSR	04H	0000 0000	uuuu uuuu
PORTA	05H	xxxx xxxx	uuuu uuuu
PORTC	07H	00 xx xxxx	00uu uuuu
TRISA_BK0	08H	1111 1111	1111 1111
TRISC_BK0	09H	0011 1111	0011 1111
PCLATH	0AH	0000 0000	0000 0000
INTCON	0BH	0000 0000	0000 0000
PIR1	0CH	0000 0000	0000 0000
PIR2	0DH	0000 0000	0000 0000
PCHCON	12H	1111 1111	1111 1111
PCDCON	13H	1111 1111	1111 1111
WUCCON	14H	0000 0000	0000 0000
AINCCON	19H	0000 0000	0000 0000
AINACON	1AH	0000 0000	0000 0000
BANK1			
OPTIONR	01H	0011 1111	0011 1111
TRISA	05H	1111 1111	1111 1111
TRISC	07H	0011 1111	0011 1111
PIE1	0CH	0000 0000	0000 0000
PIE2	0DH	0000 0000	0000 0000
PCON	0EH	1011 1111	1011 1111
WUACON	0FH	0000 0000	0000 0000
PAIC0	10H	0000 0000	0000 0000
PCIC0	11H	0000 0000	0000 0000
PAHCON	12H	1111 1111	1111 1111

PADCON	13H	1111 1111	1111 1111
OSCM	14H	0000 0000	0000 0000
PAODCON	15H	0000 0000	0000 0000
RFCCON	17H	0000 0000	0000 0000
CCPCON	18H	0000 0000	0000 0000
CCPRH	19H	0000 0000	0000 0000
CCPRL	1AH	0000 0000	0000 0000
T1CON	1BH	0000 0000	0000 0000

T1TH	1CH	0000 0000	0000 0000
T1TL	1DH	0000 0000	0000 0000
BANK2			
T3LEDR	0EH	0000 0000	0000 0000
T3C0	10H	0000 0000	0000 0000
T3C1	11H	0000 0000	0000 0000
T3TL	12H	0000 0000	0000 0000
T3TH	13H	0000 0000	0000 0000
T3PL	14H	1111 1111	1111 1111
T3PH	15H	1111 1111	1111 1111
T3D0L	16H	0000 0000	0000 0000
T3D0H	17H	0000 0000	0000 0000
T3LEDCON	18H	0000 0000	0000 0000
T3C2	19H	0000 0000	0000 0000
T3D1L	1AH	0000 0000	0000 0000
T3D1H	1BH	0000 0000	0000 0000
T3D2L	1CH	0000 0000	0000 0000
T3D2H	1DH	0000 0000	0000 0000
T3D3L	1EH	0000 0000	0000 0000
T3D3H	1FH	0000 0000	0000 0000
BANK3			
PWMSEL1	09H	0000 0000	0000 0000
PWMSEL	0CH	0000 0000	0000 0000
T4C0	0DH	0000 0000	0000 0000
T4C1	0EH	0000 0000	0000 0000
T4TL	0FH	0000 0000	0000 0000

T4TH	10H	0000 0000	0000 0000
T4PL	11H	1111 1111	1111 1111
T4PH	12H	1111 1111	1111 1111
T4D0L	13H	0000 0000	0000 0000
T4D0H	14H	0000 0000	0000 0000
T4D 1L	15H	0000 0000	0000 0000
T4D 1H	16H	0000 0000	0000 0000
T4LEDR	17H	0000 0000	0000 0000
T4LEDCON	18H	0000 0000	0000 0000



CMCON0	1DH	0000 0000	0000 0000
VRCON	1FH	0000 0000	0000 0000

说明：u = 未改变；x = 未知；- = 未使用；# = P/T 标志位

6. 操作寄存器

6.1 工作寄存器

6.1.1 INDF(间接寻址寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
00H(r/w)	INDF	使用 FSR 的内容寻址数据寄存器（非物理寄存器）							

INDF 寄存器不是真正的物理寄存器，任何使用 INDF 寄存器的指令实际上访问的是由指针寄存器（FSR）所指向的寄存器。若使用间接寻址方式对 INDF 寄存器进行读操作（FSR= '0'），读的结果为00H；而使用间接寻址对 INDF 寄存器进行写操作，实际执行的是空操作，但有可能影响标志位。FSR 寄存器的位<6:0>可以用来选择 128 个寄存器（地址：00H~7FH）。

注：不同BANK 下间接寻址地址分别对应不同BANK，BANK1 下间接寻址地址为 80~FFH，BANK2下间接寻址地址为 100~17FH，BANK3 下间接寻址地址为 180~1FFH

例6.1：间接寻址

- ◆ 寄存器28 里值为 10H
- ◆ 寄存器29 里的值为0AH
- ◆ 把28 放入FSR 寄存器
- ◆ 读 INDF 寄存器将返回 10H
- ◆ FSR 寄存器的值加 1
- ◆ 读 INDF 寄存器将返回0AH

6.1.2 PCL(程序计数器的低字节)和 Stack

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
02H(r/w)	PCL	程序计数器的低字节							

BL08P154C有一个 11 位程序计数器 PC 和 8 级深度硬件堆栈 Stack 。PC 的低 8 位是 PCL（PC<7:0>），即可读也可写；高 3 位是 PCH（PC<10:8>），不能直接读写，PCH 的改变是通过 PCLATH寄存器来实现的。当程序执行的时候，PC 里装载的是下一条将要执行程序地址。每个指令周期，PC 值将增加 1，除非有指令改变PC 的值。

如图 6.1.1~6.1.4 所示为装载PC 值的四种情况。

情况 1：执行 GOTO 指令




图6.1.1 执行GOTO 指

令情况2：执行CALL 指令




图6.1.2 执行CALL 指

令情况3：执行RETIA、RETFIE 或者RETURN 指令




图 6.1.3 执行执行RETIA、RETFIE 或者RETURN 指令

情况4：写 PCL 时




图 6.1.4 写 PCL

注 1：PCLATH 只有在 PCL 内容是目标地址有效

2：PCLATH 不会随 PCH 的改变而改变

6.1.3 STATUS(状态寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
03H(r/w)	STATUS	IRP	RP1	RP0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C

状态寄存器 STATUS 反映运算器运算及复位后的状态。如果 STATUS 是某一指令的目标寄存器，且该指令将影响标志位 Z、DC 或者 C，那么对此三位的写操作是禁止的。Bit4 和 Bit3 是不可写的。清状态寄存器 STATUS 将出现下面结果 000uu1uu（u 表示未改变）。

C: 进位/ 借位位

1 = 有进位或无借位

0 = 无进位或有借位

注： 借位时极性相反。执行减法是通过加上第二个操作数的补码来完成的。对于移位指令（RRR, RLR），源寄存器的最高位或最低位移入此位。

DC: 半进位/ 借位位（ADDAR, ADDIA, SUBIA, SUBAR 指令）

1 = 有第 3 位向第 4 位进位或无第 3 位向第 4 位借位

0 = 无第 3 位向第 4 位进位或有第 3 位向第 4 位借位

Z: 零位

1 = 运算或逻辑运算的结果是零

0 = 运算或逻辑结果的结果非零

PD:掉电标志位

1= 上电或者执行 CLRWDT 指令

0= 执行 SLEEP 指令

令_

TO: 定时器溢出标志位

1= 上电或者执行 CLRWDT 或 SLEEP 指令

0= 看门狗定时器溢出

出RP1:RP0: BANK 区选择

择

00= 选择 BANK0 区

01= 选择 BANK1 区

10= 选择 BANK2 区

11 = 选择 BANK3 区

IRP: 间接寻址 BANK 选择位, 与 FSR7 共同控制间接寻址 BANK

6.1.4 FSR(间接寻址指针)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
04H(r/w)	FSR	FSR7	间接寻址指针						

Bit6:Bit0 : 选择间接寻址寄存器地址, 可寻址 00~7Fh 内寄存器或

RAM; Bit7: 间接寻址 BANK 选择位, 与 IRP 共同控制间接寻址

BANK

IRP:FSR7:

00= BANK0 区间接寻址

01= BANK1 区间接寻址

10= BANK2 区间接寻址

11= BANK3 区间接寻址

6.1.5 PORTA/PORTC(端口数据寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
05H(r/w)	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0

07H(r/w)	PORTC	-	-	PC5	PC4	PC3	PC2	PC1	PC0
----------	-------	---	---	-----	-----	-----	-----	-----	-----

读端口操作是读的引脚的状态，和引脚模式无关。

6.1.6 PCON(芯片控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8EH(r/w)	PCON	WDTE	-	LVREN	-	-	-	-	-

LVREN: LVR（低电压复位）使能位

1 = 使能LVR

0 = 禁止LVR

WDTE: WDT（看门狗定时器）使能位

1 = 使能WDT

0 = 禁止WDT

6.1.7 WUACON(PORTA 输入状态变化中断/唤醒控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8FH(r/w)	WUACON	WUA7	WUA6	WUA5	WUA4	WUA3	WUA2	WUA1	WUA0

0 = 关闭 PA 口中断/唤醒功能

1 = 使能 PA 口中断/唤醒功能

6.1.8 WUCCON(PORTC 输入状态变化中断/唤醒控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
14H(r/w)	WUCCON	-	-	WUC5	WUC4	WUC3	WUC2	WUC1	WUC0

0 = 关闭 PC 口中断/唤醒功能

1 = 使能 PC 口中断/唤醒功能

6.1.9 PCLATH(PC 高位缓冲器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0AH(r/w)	PCLATH	-	-	-	-	-	PCH2	PCH1	PCH0

低 3 位有效, 详见 6.1.2 节

6.1.10 PADCON(内部下拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
93H(r/w)	PADCON	/PDA7	/PDA6	/PDA5	/PDA4	/PDA3	/PDA2	/PDA1	/PDA0

1 = 禁止 PA 口相应引脚内部下拉

0 = 使能 PA 口相应引脚内部下拉

6.1.11 PCDCON(内部下拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----	----	----

13H(r/w)	PCDCON	-	-	/PDC5	/PDC4	/PDC3	/PDC2	/PDC1	/PDC0
----------	--------	---	---	-------	-------	-------	-------	-------	-------

1 = 禁止PC 口相应引脚内部下拉

0 = 使能PC 口相应引脚内部下拉

6.1.12 PAODCON(漏极开路控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
95H(r/w)	PAODCON	ODA7	ODA6	ODA5	ODA4	ODA3	ODA2	ODA1	ODA0

1 = PA 口相应引脚NMOS 漏极开路输出使

能0 = PA 口相应引脚NMOS 漏极开路输出

禁止

6.1.13 PAHCON(PA 内部上拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
92H(r/w)	PAHCON	/PHA7	/PHA6	/PHA5	/PHA4	/PHA3	/PHA2	/PHA1	/PHA0

1 = 禁止 PA 口相应引脚内部上拉

0 = 使能 PA 口相应引脚内部上拉

6.1.14 PCHCON(PC 内部上拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
12H(r/w)	PCHCON	-	-	/PHC5	/PHC4	/PHC3	/PHC2	/PHC1	/PHC0

1 = 禁止 PC 口相应引脚内部上拉

0 = 使能 PC 口相应引脚内部上拉

6.1.15 INTCON(中断屏蔽寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0B(r/w)	INTCON	GIE	PEIE	-	INTIE	IOIE	-	INTIF	IOIF

IOIF: IO 输入状态变化中断标志位，IO 输入状态改变时被置位，软件复位。

INTIF:外部中断标志位，INT 引脚上升沿/下降沿（由INTEDG 位 OPTIONR<6>配置），软件复位。

IOIE: IO 输入状态变化中断使能位

1 = 使能 IO 输入状态变化中断

0 = 禁止 IO 输入状态变化中

断INTIE: 外部中断使能位（PC1）

1 = 使能外部中断

0 = 禁止外部中断

PEIE: 外设总中断使能

1 = 使能外设中断

0 = 禁止外设中断

GIE: 全局中断使能位

1 = 使能所有为屏蔽的中断，对于睡眠模式中的中断唤醒，MCU 将跳到中断地址004H

0 = 禁止所有中断，对于睡眠模式中点中断唤醒，MCU 将执行 SLEEP 后的指令

注：在中断事件发生时，GIE 被硬件清零并禁止一切中断。执行 RETFIE 指令退出中断程序并重新设置 GIE =1 允许中断。

6.1.16 PIE1(外设中断屏蔽寄存器 1)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8C(r/w)	PIE1	-	-	-	-	-	CCPIE	-	T1IE

T1IE: 定时器T1 中断使能位

1 = 使能定时器 T1 溢出中断

0 = 禁止定时器 T1 溢出中

断CCPIE: 定时器 T1 捕获中断使能位

1 = 使能定时器 T1 捕获中断

0 = 禁止定时器 T1 捕获中断

6.1.17 PIR1(外设中断状态寄存器 1)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0C(r/w)	PIR1	-	-	-	-	-	CCPIF	-	T1IF

T1IF: 定时器 T1 溢出中断标志位, T1 溢出时被置位, 软件复位。

CCPIF: 定时器 T1 捕获中断标志位, 触发 T1 捕获时被置位, 软件复位。

6.1.18 PIE2(外设中断屏蔽寄存器 2)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8D(r/w)	PIE2	-	-	C1IE	-	-	T4IE	T3IE	-

T3IE: 定时器 T3 中断使能位

1 = 使能定时器 T3 溢出中断

0 = 禁止定时器 T3 溢出中

断T4IE: 定时器 T4 中断使能位

1 = 使能定时器 T4 溢出中断

0 = 禁止定时器 T4 溢出中

断C1IE: 比较器 C1 中断使能位

1 = 使能比较器 C1 中断

0 = 禁止比较器 C1 中断

6.1.19 PIR2(外设中断状态寄存器 2)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0D(r/w)	PIR2	-	-	C1IF	-	-	T4IF	T3IF	-

T3IF: 定时器 T3 溢出中断标志位, T3 溢出时被置位, 软件复位。

T4IF: 定时器 T4 溢出中断标志位, T4 溢出时被置位, 软件复位。

C1IF: 比较器 C1 中断标志位, 比较器 C1 输出变化时被置位, 软件复位。

6.1.20 ACC(累加器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
N/A(r/w)	ACC	累加器							

累加器时一个内部数据传送、指令操作数存储单元，没有被编址。

6.1.21 OPTIONR 寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
81(r/w)	OPTIONR	-	INTEDG	-	-	-	-	-	CMPCKS

INTEDG：外部中断触发方式选择位（PC1）

1 = INT 引脚上升沿触发中断

0 = INT 引脚下降沿触发中

断CMPCKS：比较器高速滤波时钟选择

1 = 滤波时钟选择高速系统时钟

0 = 滤波时钟源为 0.5Mhz

6.1.22 TRISA/TRISC(I/O 口控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
85H(w)	TRISA	BANK1 PORTA I/O 控制寄存器							
87H(w)	TRISC	*	*	BANK1 PORTC I/O 控制寄存器					

TRISA/TRISC 寄存器为 1，端口为输入模式，TRISA/TRISC 寄存器为 0，端口为输出模式。

6.1.23 TRISA_BK0/TRISC_BK0(I/O 口控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
08H(w)	TRISA_BK0	BANK0 PORTA I/O 控制寄存器							
09H(w)	TRISC_BK0	*	*	BANK0 PORTC I/O 控制寄存器					

TRISA_BK0/TRISC_BK0 寄存器为 1，端口为输入模式，TRISA_BK0/TRISC_BK0 寄存器为 0，端口为输出模式。

注:

操作 TRISA 或者 TRISA_BK0 均可控制PORTA 输入输出状态。

操作 TRISC 或者 TRISA_BK0 均可控制PORTC 输入输出状态。

6.1.24 PAIC0(PA 驱动低电平控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
90H(r/w)	PAIC0	PAIC0<7:0>							

PAIC0<7:0>: PA<7:0>口输出低电平驱动控制

1 : 增强PA<7:0>口输出低电平驱动

0 : PA<7:0>口输出低电平驱动默认

6.1.25 PCIC0(PC 驱动低电平控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
91H(r/w)	PCIC0	-	-	PCIC0<5:0>					

PCIC0<5:0>: PC<5:0>口输出低电平驱动控制

1 : 增强PC<5:0>口输出低电平驱动

0 : PC<5:0>口输出低电平驱动默认

6.1.26 OSCM (模式控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
94(r/w)	OSCM	RTCEN	WAKEMODE	GREENEN	XT_T1S	SLCON	XT_LRCS	STPHX	CLKMD

CLKMD: 系统时钟模式控制位

0 = 普通模式, 高速时钟作为系统时钟

1 = 低速模式, 低速时钟作为系

统时钟**STPHX**: 内部高速振荡器控制位

0 = 运行

1 = 停止, 内部低速RC 振荡器仍然运行

XT_LRCS: 内部高速振荡器控制位

0 = 系统时钟为内部低速RC

1 = 系统时钟为

32.768K 外振**SLCON**: 内部低速

时钟控制位

0 = 开启内部低速时钟

1 = 关闭内部低速时钟 (同时需 SLEEP 且 wdt disable)

XT_T1S: 定时器T1 低速时钟选择

0 = T1 时钟源为内部低速32K

1 = T1 时钟源为

32.768K 外振**GREENEN**: 绿色模

式使能位

0 = 普通模式

1 = 绿色模式

WAKEMODE: 低速模式下睡眠唤醒后系统时钟

选择位0 = 选择内外低速作为系统时钟

1 = 选择高速 RC 作为系

统时钟RTCEN: RTC 模式使能位

0 = 使能RTC

1 = 禁止RTC

注: STPHX 为内部高速RC 振荡器的控制位, 当 STPHX=0 时内部高速RC 振荡器正常运行, 当 STPHX=1 时内部高速RC 振荡器停止运行。从高速模式切换到低速模式时, 需先进低速, 再关高速。低速模式进睡眠模式, 唤醒后的系统时钟通过 WAKEMODE 位选择。低速模式进绿色模式, 唤醒后仍为低速模式。

6.2 T1 16 位定时、计数器

6.2.1 T1 特性

- 16 位定时器/计数器
- T1 溢出 T1IF 会置 1，若中断使能可进入中断
- 触发 T1 捕获 CCPIF 会置 1，若中断使能可进入中断
- RFC 使能，选择的 RFC 输入引脚的电压位准将会控制定时器 T1 的计数行为
- 可唤醒睡眠、绿色模式

T1 模块框图如图 6.2.1 所示：




图 6.2.1 T1 模块工作原理图

6.2.2 T1 相关寄存器

6.2.2.1 T1 定时器控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
9B(r/w)	T1CON	-	-	T1CK1	T1CK0	T1CKS1	-	T1CKS0	T1REN

T1CK<1:0>：T1 分频选择

00 = 1 分频

01 = 2 分频

10 = 4 分频

11 = 8 分频

T1CKS0：T1 内外时钟源选择

0 = 内部 Fcpu（Fcpu=16Mhz/系统频率）

1 = 外部时钟源

T1CKS1：T1 外部时钟源选择（T1CKS0=1 时有效），参与分频

0 = 外部时钟 PA7（上升沿）

1 = 内外低速 RC（XT_T1S 可选择内部 32K/外部 XT）

T1REN：定时器 T1 使能

0 = T1 关闭

1 = T1 使能

6.2.2.2 T1 定时器计数器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
9D(r/w)	T1TL	T1TL<7:0>							
9C(r/w)	T1TH	T1TH<7:0>							

[T1TH:T1TL]为其 16 位定时、计数值。

6.2.2.3 捕获控制寄存器 CCPCON

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
98(r/w)	CCPCON	-	CCPS2	CCPS1	CCPS0	CCPM3	CCPM2	CCPM1	CCPM0

CCPS<2:0>：CCP 捕获脚选择（CCPI）

000= 选择 PC5 为捕获脚

001= 选择 PC4 为捕获脚

010= 选择 PA0 为捕获脚

011= 选择 PA1 为捕获脚

100= 选择 PA2 为捕获脚

101= 选择 PA3 为捕获脚

110= 选择 PA4 为捕获脚

111= 选择 PA5 为捕获

脚CCPM<3:0>：CAP 模式选择位

0100= 捕获 enable，捕获脚每个下降沿
0101= 捕获 enable，捕获脚每个上升沿
0110= 捕获 enable，捕获脚每4 个上升
沿0111= 捕获 enable，捕获脚每 16 个上
升沿其余：捕获 disable

6.2.24 捕获寄存器高低位

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
99(r/w)	CCPRH	CCPRH<7:0>							
9A(r/w)	CCPRL	CCPRL<7:0>							

在比较捕捉下，CCPRH:CCPRL 寄存器捕获 T1TH:T1TL 寄存器的值。

6.2.2.5 RFC 控制寄存器 RFCCON

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
97(r/w)	RFCCON	RFCEN	-	-	-	RFCS3	RFCS2	RFCS1	RFCS0

RFCEN: RFC 模式使能

0 = 禁止RFC 模式

1 = 使能RFC 模式

RFCS<3:0>: RFC 输入脚选择 (RFCI)

0000= 选择 PA0 为RFC 输入脚

0001= 选择 PA1 为RFC 输入脚

0010= 选择 PA2 为RFC 输入脚

0011= 选择 PA3 为RFC 输入脚

0100= 选择 PA4 为RFC 输入脚

0101= 选择 PA5 为RFC 输入脚

0110= 选择 PA6 为RFC 输入脚

0111 = 选择 PA7 为RFC 输入脚

1000= 选择 PC0 为RFC 输入脚

1001= 选择 PC1 为RFC 输入脚

1010= 选择 PC2 为RFC 输入脚

1011= 选择 PC3 为RFC 输入脚

1100= 选择 PC4 为RFC 输入脚

1101= 选择 PC5 为RFC 输入脚

1110 = 未使用

1111 = 未使用

6.2.3 捕获模式

在捕获模式下, 当在捕获脚上发生下列事件之一时, CCPRH:CCPRL 捕获 T1 定时器的 16 位值 T1TH:T1TL。这些事件如下所示, 可由 CCPCON 寄存器的 CCPM<3:0>位进行配置, CCPS<2:0>用来选择 CCPI 引脚。

◆每个下降沿

- ◆每个上升沿
- ◆每4个上升沿
- ◆每16个上升沿

进行捕获后，PIR1 寄存器的中断请求标志位 CCPIF 被置 1。该中断标志位必须用软件清零。如果在读 CCPRH 和 CCPRL 寄存器值前又发生另一次捕获，那么原来的捕捉值会被新捕获值覆盖。捕获模式结构框图如图 6.2.2 所示。




图 6.2.2 捕获模式结构框图

发生捕获时，CCPRH:CCPRL 捕捉 T1TH:T1TL 的值，中断标志位 CCPIF 置 1，是否触发中断或从睡眠中唤醒则取决于相应的使能控制位(GIE，PEIE，CCPIE)。

注：在捕获模式下，应该通过把捕获引脚配置为输入。如果捕获引脚被配置为输出，则写端口将产生捕获条件。

6.2.4 RFC 模式

BL08P154C内置 RFC 功能，当开启RFC 功能（RFCEN=1），选择的 RFC 输入引脚的电压位将会控制定时器 T1 的计数行为。只要 RFC 输入引脚电压低于 VIL，T1 将会持续计数，等到 RFC 输入引脚电压高于 VIH，T1 才会停止计数。RFCS<3:0> 用来选择 RFC 输入引脚。

如图 6.2.3，若 RFCS<3:0> =0000，PA0 为 RFC 输入引脚。首先设置 PA0 输出 0（低于 VIL），接着设置 T1 初始值后将 PA0 设置为输入引脚，RFC 使能，T1 开始计数。这时 RC 电路开始对 PA0引脚充电。当 PA0 引脚电压高于 VIH 时，T1 会停止计数。T1 相当于纪录 RC 电路充电时间。




图6.2.3 RFC 结构框图

6.3.2 T3PWM 相关寄存器

6.3.2.1 T3PWM 使能寄存器 0

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
110H(r/w)	T3C0	T3REN	-	T3PWM1INV	T3PWM0INV	-	T3PWM1EN	T3PWM0EN	-

T3REN: T3 定时器总使能

0 = 禁止

1 = 使能

T3PWM1INV: T3PWM1 输出极性取反

0 = 不取反

1 = 取反

T3PWM0INV: T3PWM0 输出极

性取反 0 = 不取反

1 = 取反

T3PWM1EN: T3PWM1EN 输出使能

0 = 禁止 T3PWM1 输出

1 = 允许 T3PWM1 输出

T3PWM0EN: T3PWM0EN 输出使能

0 = 禁止 T3PWM0 输出

1 = 允许 T3PWM0 输出

注: PWM 输出需将对应端口设置为输出模式。

6.3.2.2 T3PWM 使能寄存器 2

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
119H(r/w)	T3C2	-	PDTM0	-	T3PWM3INV	T3PWM2INV	-	T3PWM3EN	T3PWM2EN

PDTM0: T3PWM1&T3PWM0 工作模式选择位

0 = T3PWM1&T3PWM0 工作于独立输出模式

1 = T3PWM1&T3PWM0 工作于互补输出模式
T3PWM3INV: T3PWM3 输出极性取反

0 = 不取反

1 = 取反

T3PWM2INV: T3PWM2 输出极性取反
0 = 不取反

1 = 取反

T3PWM3EN: T3PWM0EN 输出使能

0 = 禁止 T3PWM3 输出

1 = 允许 T3PWM3 输出

T3PWM2EN: T3PWM2EN 输出使能

0 = 禁止 T3PWM2 输出

1 = 允许 T3PWM2 输出

6.3.2.3 T3PWM 控制寄存器 1

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
111H(r/w)	T3C1	-	T3PMD	-	T3CKS0	-	T3CK2	T3CK1	T3CK0

T3CK<2:0>: T3 定时器时钟分频选择

111 = 1 分频

110 = 2 分频

101 = 4 分频

100 = 8 分频

011 = 16 分频

010 = 32 分频

001 = 64 分频

000 = 128 分频

T3CKS0: T3 定时器时钟源选择

0 = Fcpu/2 (Fcpu=16Mhz/系统频率)

1 = Fosc (16MHZ)

T3PMD: T3PWM 输出全低使能

0 = T3PWM 可输出全低

1 = T3PWM 不可输出全低

T3 定时器时钟计算如下: 若 T3 时钟选择 Fcpu/2, 系统分频 4 分频, T3 分频 8 分频, 则 T3 时钟为 16MHZ/4/2/8=250KHZ。

注: 默认 T3PMD=0, PWM 占空比寄存器设置为全 0 则 PWM 可输出全低电平。

6.3.2.4 T3PWM 周期寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
114H(r/w)	T3PL	T3PL<7:0>							
115H(r/w)	T3PH	-	-	-	-	-	-	T3PH<1:0>	

T3PWM 周期=[T3PH:T3PL]*T3PWM 工作时钟源。

从 0 开始定时, 定时至 T3PH/L 溢出重装 0。

6.3.2.5 T3PWM0 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
116H(r/w)	T3D0L	T3D0L<7:0>							
117H(r/w)	T3D0H	-	-	-	-	-	-	T3D0H<1:0>	

独立模式下, T3PWM0 占空比= $[T3D0H:T3D0L]*T3PWM$ 工作时钟源

互补模式下, T3PWM0 占空比= $[T3D0H:T3D0L-T3D1L]*T3PWM$ 工作时钟源

6.3.2.6 T3PWM1 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
11AH(r/w)	T3D1L	T3D1L<7:0>							
11BH(r/w)	T3D1H	-	-	-	-	-	-	T3D1H<1:0>	

独立模式下, T3PWM1 占空比= $[T3D1H:T3D1L]*T3PWM$ 工作时钟源

互补模式下, T3PWM1 与 T3PWM0 的死区时间= $[T3D1L+1]*T3PWM$ 工作时钟源

6.3.2.7 T3PWM2 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
11CH(r/w)	T3D2L	T3D2L<7:0>							
11DH(r/w)	T3D2H	-	-	-	-	-	-	T3D2H<1:0>	

T3PWM2 占空比= $[T3D2H:T3D2L]*T3PWM$ 工作时钟源

6.3.2.8 T3PWM3 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----	----	----

11EH(r/w)	T3D3L	T3D3L<7:0>						
11FH(r/w)	T3D3H	-	-	-	-	-	-	T3D3H<1:0>

T3PWM3 占空比=[T3D3H:T3D3L]*T3PWM 工作时钟源

6.3.2.9 T3 计数/定时器时间寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
112H(r/w)	T3TL	T3TL<7:0>							
113H(r/w)	T3TH	-	-	-	-	-	-	T3TH<1:0>	

当 T3PWM 被禁止时，T3 可以做定时、计数器使用，[T3TH:T3TL]为其定时、计数值。T3 溢出或者计数到 T3PWM 周期寄存器值，T3IF 会置 1，若中断使能可进入中断。

注：若 T3PWM 使能，操作 T3TH/T3TL 会影响 T3PWM 周期。

6.3.2.10 T3PWM 端口选择控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18CH(r/w)	PWMSEL	T3PWM3S1	T3PWM3S0	T3PWM2S1	T3PWM2S0	T3PWM1S1	T3PWM1S0	T3PWM0S1	T3PWM0S0

T3PWM3S<1:0> :T3PWM3 端口选择寄存器

00 =无端口输出 T3PWM3

01 =PA3 输出 T3PWM3

10 =PC4 输出 T3PWM3

11 = PA7 输出 T3PWM3

T3PWM2S<1:0> :T3PWM2 端口选择寄存器

00 =无端口输出 T3PWM2

01 =PA2 输出 T3PWM2

10 =PC3 输出 T3PWM2

11 = PA6 输出 T3PWM2

T3PWM1S<1:0> :T3PWM1 端口选择寄存器

00 =无端口输出 T3PWM1

01 =PA1 输出 T3PWM1

10 =PC2 输出 T3PWM1

11 = PA5 输出 T3PWM1

T3PWM0S<1:0> :T3PWM0 端口选择寄存器

00 =PC4 输出 T3PWM0

01 =PA0 输出 T3PWM0

10 =PC1 输出 T3PWM0

11 = PA4 输出 T3PWM0

6.3.2.11 T3LED 级联控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
118H(r/w)	T3LEDCON	-	-	-	-	T4LEDMD	T4LEDEN	T3LEDMD	T3LEDEN

T3LEDEN :T3LED 级联使能

0 = T3LED 级联 disable

1 = T3LED 级联 enable

T3LEDMD :T3LED 级联数据高低位输出选择

0 = 选择高位先输出

1 = 选择低位先输出

6.3.2.12 T3LED 级联数据寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
10EH(r/w)	T3LEDR	T3LEDR<7:0>							

T3LEDR<7:0>: T3LED 级联控制数据

6.3.3 T3LED 级联

T3 定时器支持 1 路单线级联 LED 驱动，通过 T3PWM0 端口输出级联控制时序。级联 LED 驱动时序说明如图 6.3.2/6.3.3 所示：




图 6.3.2 T3LEDMD=0 时级联LED 时序说明




图 6.3.3 T3LEDMD=1 时级联LED 时序说明



1 码型:

当使用 T3PWM0 作为 LED 驱动控制时，0 码型的高电平时间由 T3PWM0 占空比寄存器设定，1 码型的高电平时间由 T3PWM1 占空比寄存器设定，码型数据的周期由 T3PH/L 周期寄存器设定，输出的码型数据由 T3LEDR 寄存器设定。在使能 T3PWM0EN/T3PWM1EN/T3LEDEN/T3REN 后开始发送 8 位级联数据，数据由 T3PWM0 端口输出，可通过设置 T3LEDMD 控制数据先发送高位或者低位。8 位级联数据发送结束后 T3REN 自动复位清零，重新置位 T3REN 即开始下一个 8 位级联数据的发送。8 位级联数据发送结束后若 T3 中断使能，则可进入中断。

注：码型数据寄存器 T3LEDR 需在 T3LEDEN/T3REN 使能前设置完毕，发送期间设置数据无效。

注：8 位级联数据发送结束后，T3REN 自动清零，需在下次使能前，设置完毕下次发送的数据。若仍发送相同数据，需重新对 T3LEDR 寄存器赋相同值。

6.3.4 T3PWM 示意图

T3PWM 波形如下：从0开始定时，定时至T3DH/L 翻转输出低电平，定时至T3PH/L 溢出重装0，输出高电平，形成一个完成周期。




图 6.3.4 T3PWM0/1 独立输出模式波形示意图




图 6.3.5 T3PWM0/1 互补输出模式波形示意图

T4REN: T4 定时器总使能

0 = 禁止

1 = 使能

T4PWM1INV: T4PWM1 输出极性取反

0 = 不取反

1 = 取反

T4PWM0INV: T4PWM0 输出极

性取反 0 = 不取反

1 = 取反

T4BUZ1EN: T4BUZZER1 输出使能 (T4PWM1EN 需使能)

0 = 禁止 T4BUZZER1 输出

1 = 允许 T4BUZZER1 输出

T4BUZ0EN: T4BUZZER0 输出使能 (T4PWM0EN 需使能)

0 = 禁止 T4BUZZER0 输出

1 = 允许 T4BUZZER0

输出 T4PWM1EN: T4PWM1EN

输出使能

0 = 禁止 T4PWM1 输出

1 = 允许 T4PWM1 输出

T4PWM0EN: T4PWM0EN 输出使能

0 = 禁止 T4PWM0 输出

1 = 允许 T4PWM0 输出

注: PWM/BUZZER 输出需将对应端口设置为输出模式。

6.4.2.2 T4PWM 控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18EH(r/w)	T4C1	T4PDT	T4PMD	-	T4CKS0	-	T4CK2	T4CK1	T4CK0

T4PDT: T4PWM1&T4PWM0 工作模式选择位

0 = T4PWM1&T4PWM0 工作于独立输出模式

1 = T4PWM1&T4PWM0 工作于互补输出

模式T4PMD: T4PWM 输出全低使能

0 = T4PWM 可输出全低

1 = T4PWM 不可输出

全低T4CKS0: T4 定时器时钟

源选择

0 = Fcpu/2 (Fcpu=16Mhz/系统频率)

1 = Fosc (16MHZ)

T4CK<2:0>: T4 定时器时钟分频选择

111 = 1 分频

110 = 2 分频

101 = 4 分频

100 = 8 分频

011 = 16 分频

010 = 32 分频

001 = 64 分频

000 = 128 分频

T4 定时器时钟计算如下: 若T4 时钟选择Fosc, T4 选择 16 分频, 则T4 时钟为16MHZ/16=1MHZ。

注: 默认T4PMD=0, PWM 占空比寄存器设置为全0 则PWM 可输出全低电平。

6.4.2.3 T4PWM 周期寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
191H(r/w)	T4PL	T4PL<7:0>							
192H(r/w)	T4PH	-	-	-	-	T4PH<3:0>			

T4PWM 周期=[T4PH:T4PL]*T4PWM 工作时钟源。

从0 开始定时, 定时至T4PH/L 溢出重装0。

6.4.2.4 T4PWM0 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----	----	----

193H(r/w)	T4D0L	T4D0L<7:0>				
194H(r/w)	T4D0H	-	-	-	-	T4D0H<3:0>

独立模式下，T4PWM0 占空比=[T4D0H:T4D0L]*T4PWM 工作时钟源

互补模式下，T4PWM0 占空比=[T4D0H:T4D0L-T4D1L]*T4PWM 工作时钟源

6.4.2.4 T4PWM1 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
195H(r/w)	T4D1L	T4D1L<7:0>							
196H(r/w)	T4D1H	-	-	-	-	T4D1H<3:0>			

独立模式下，T4PWM1 占空比=[T4D1H:T4D1L]*T4PWM 工作时钟源

互补模式下，T4PWM1 与 T4PWM0 的死区时间=[T4D1L+1]*T4PWM 工作时钟源

6.4.2.5 T4 计数/定时器时间寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18FH(r/w)	T4TL	T4TL<7:0>							
190H(r/w)	T4TH	-	-	-	-	T4TH<3:0>			

当 T4PWM 被禁止时，T4 可以做定时、计数器使用，[T4TH:T4TL]为其定时、计数值。T4 溢出或者计数到 T4PWM 周期寄存器值，T4IF 会置 1，若中断使能可进入中断

注：若 T4PWM 使能，操作 T4TH/T4TL 会影响 T4PWM 周期。

6.4.2.6 T4PWM 端口选择控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
189H(r/w)	PWMSEL1	-	-	T4PW M1S1	T4PW M1S0	T4PWM0S 1	T4PWM0S 0	-	-

T4PWM1S<1:0> :T4PWM1 端口选择寄存

器00=无端口输出 T4PWM1

01 =PC0 输出 T4PWM1

10 =PC5 输出 T4PWM1

11 =PA4 输出 T4PWM1

T4PWM0S<1:0> :T4PWM0 端口选择寄存器

00 =PC3 输出 T4PWM0

01 =PA2 输出 T4PWM0

10 =PA7 输出 T4PWM0

11 =PA5 输出 T4PWM0

6.4.2.7 T4LED 级联控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
198H(r/w)	T4LEDCON	-	-	-	-	T4LEDMD	T4LEDEN	T3LEDMD	T3LEDEN

T4LEDEN :T4LED 级联使能

0 = T4LED 级联 disable

1 = T4LED 级联 enable

T4LEDMD :T4LED 级联数据高低位输出选择

0 = 选择高位先输出

1 = 选择低位先输出

6.4.2.8 T4LED 级联数据寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
197H(r/w)	T4LEDR	T4LEDR<7:0>							

T4LEDR<7:0>: T4LED 级联控制数据

6.4.3 T4LED 级联

T4 定时器支持 1 路单线级联 LED 驱动，通过 T4PWM0 端口输出级联控制时序。级联 LED 驱

动时序说明如图 6.4.2/6.4.3 所示：




图 6.4.2 T4LEDMD=0 时级联LED 时序说




图 6.4.3 T4LEDMD=1 时级联LED 时序说明



0 码型

1 码型:

当使用 T4PWM0 作为 LED 驱动控制时，0 码型的高电平时间由 T4PWM0 占空比寄存器设定，1 码型的高电平时间由 T4PWM1 占空比寄存器设定，码型数据的周期由 T4PH/L 周期寄存器设定，输出的码型数据由 T4LEDR 寄存器设定。在使能 T4PWM0EN/T4PWM1EN/T4LEDEN/T4REN 后开始发送 8 位级联数据，数据由 T4PWM0 端口输出，可通过设置 T4LEDMD 控制数据先发送高位或者低位。8 位级联数据发送结束后 T4REN 自动复位清零，重新置位 T4REN 即开始下一个 8 位级联数据的发送。8 位级联数据发送结束后若 T4 中断使能，则可进入中断。

注：码型数据寄存器 T4LEDR 需在 T4LEDEN/T4REN 使能前设置完毕，发送期间设置数据无效。

注：8 位级联数据发送结束后，T4REN 自动清零，需在下次使能前，设置完毕下次发送的数据。若仍发送相同数据，需重新对 T4LEDR 寄存器赋相同值。

6.4.4 T4PWM 示意图

T4PWM 波形如下：从 0 开始定时，定时至 T4DH/L 翻转输出低电平，定时至 T4PH/L 溢出重装 0，输出高电平，形成一个完成周期。




图 6.4.4 T4PWM0/1 独立输出模式波形示意图




图 6.4.5 T4PWM0/1 互补输出模式波形示意图

6.5 比较器C1

6.5.1 比较器简介

BL08P154C内部集成 1 个模拟比较器 C1，可分别用于比较 2 个模拟输入电压值的大小并输出比较结果。比较器 C1 可配置成多种输入输出连接模式，输出结果极性可选，内部可编程参考电压 CVREF 以及 BG 也可被用于比较器输入。

比较器在 SLEEP 下可保持运行(CMPEN=1)，当比较器 C1 输出状态变化时，将置位相应的中断标志位，并可触发中断或从睡眠中唤醒。

比较器结构框图如图 6.5.1 所示:




图 6.5.1 比较器工作原理图

6.5.2 比较器相关寄存器

6.5.2.1 比较器控制寄存器0

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
19D(r/w)	CMCON0	CPEN	CPSEL2	CPSEL1	CPSEL0	C1INV	CNSEL2	CNSEL1	CNSEL0

CMPEN: 比较器 C1 使能

0 = 比较器 disable

1 = 比较器 enable

CPSEL<2:0>: 比较器正端输入选择

000= 选择 PA0 为比较器正端

001= 选择 PA1 为比较器正端

010= 选择 PA2 为比较器正端

011= 选择 PA3 为比较器正端

100= 选择 BG 为比较器正端

101= 选择 CVREF 为比较器正端

110= 选择 PA6 为比较器正端

111= 选择 PA7 为比较器正

端 C1INV: 比较器 C1 输出极性

0 = 正常

1 = 反向

CNSEL<2:0>: 比较器负端输入选择

000= 选择 PC0 为比较器负端

001= 选择 PC1 为比较器负端

010 = 选择 BG 为比较器负端 (0.975V±25mV)

011= 选择 CVREF 为比较器负端

100= 选择 PA4 为比较器负端

101= 选择 PA5 为比较器负端

110= 选择 PA0 为比较器负端

111= 选择 PA1 为比较器负端

6.5.2.2 比较器内部参考电压

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
19F(r/w)	VRCON	VREN	VRR1	VRR0	C1OUT	VR3	VR2	VR1	VR0

VREN: 内部参考电压 CVREF

0 = 关闭 (无电流消耗)

1 = 使能

VRR1 : CVREF 范围高

位0 = 低电压

1 = 高电压

VRR0 : CVREF 范围低位

0 = 高电压

1 = 低电压

C1OUT: 比较器 C1 输出结果

当 C1INV = 0:

1 = $V_{IN+} > V_{IN-}$

0 = $V_{IN+} < V_{IN-}$

当 C1INV = 1:

$$1 = \text{VIN+} < \text{VIN-}$$

$$0 = \text{VIN+} > \text{VIN-}$$

VR<3:0>: CVREF 值

当 VRR<1:0> = 00 时: $\text{CVREF} = (\text{VR}<3:0>+9)/32 \cdot \text{VDD}$

当 VRR<1:0> = 01 时: $\text{CVREF} = (\text{VR}<3:0>+1)/24 \cdot \text{VDD}$

当 VRR<1:0> = 10 时: $\text{CVREF} = (\text{VR}<3:0>+9)/25 \cdot \text{VDD}$

当 VRR<1:0> = 11 时: $\text{CVREF} = (\text{VR}<3:0>+1)/17 \cdot \text{VDD}$

6.5.2.3 端口纯模拟脚寄存器

比较器输入引脚与普通 I/O 引脚共用。当输入一个模拟信号到 CMOS 结构端口时，可能产生额外的漏电流。当 I/O 引脚输入多个模拟信号时，也会产生额外的漏电流。睡眠模式下，上述漏电流会严重影响到系统的整体功耗。AINACON/AINCCON 为 I/O 引脚的配置寄存器，将对应位置 1，其对应的 I/O 引脚将被设为纯模拟信号输入引脚，从而避免上述漏电流的产生。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01AH(r)	AINACON	ANAS7	ANAS6	ANAS5	ANAS4	ANAS3	ANAS2	ANAS1	ANAS0
019H(r)	AINCCON	-	-	ANCS5	ANCS4	ANCS3	ANCS2	ANCS1	ANCS0

ANAS<7:0>: PORTA 端口作为纯模拟输入脚配置控制位

0 = PORTA<7:0>为 GPIO

1 = PORTA<7:0>为纯模拟输入脚

ANCS<5:0>: PORTC 端口作为纯模拟输入脚配置控制位

0 = PORTC<5:0>为 GPIO

1 = PORTC<5:0>为纯模拟输入脚

6.5.3 模拟输入连接注意事项及部分特性

模拟输入端口：相应的 I/O 需设置 $\text{TRISx} = 1$ 和 $\text{ANASx}/\text{ANCSx} = 1$ 来配置成模拟输入。

模拟输入端口与 I/O 引脚复用，这些引脚与 VDD 和 GND 之间都有反向保护二极管，输入电压禁止偏离此保护范围 0.6V 以上，否则二极管将导通导致闩锁效应。外部串联电阻需 $< 10\text{k} \Omega$ 。此外，如果模拟输入引脚上外接电容或齐纳二极管之类的元件，不应产生泄漏电流，否则可能会造成结果的不准确。

比较器反应时间：当输入新的参考电压或输入源变化时，比较器输出有效电平所需的时间，即为反应时间。此外，当参考电压变化时，还需要一定的稳定时间。

注：使能比较器模块时，需要 1us 左右的稳定时间，在此期间，比较器输出无效，应关闭中断以避免误触发。

可编程参考电压 CVREF：比较器输入可选择为内部可编程参考电压 CVREF，可输出 16 级高电平范围和 16 级低电平范围，并与 VDD 成比例。

当 VRR<1:0> = 00 时: $CVREF = (VR<3:0>+9)/32 \cdot VDD$

当 VRR<1:0> = 01 时: $CVREF = (VR<3:0>+1)/24 \cdot VDD$

当 VRR<1:0> = 10 时: $CVREF = (VR<3:0>+9)/25 \cdot VDD$

当 VRR<1:0> = 11 时: $CVREF = (VR<3:0>+1)/17 \cdot VDD$

比较器 C1 输出状态变化时将置位相应的中断标志位 C1IF，软件需要先保存输出位的状态，即读取 C1OUT，来判断实际发生的变化。是否触发中断或从睡眠中唤醒则取决于相应的使能控制位(GIE，PEIE，C1IE)。

6.5.4 VDD 电压检测应用示例

CPSEL<2:0>=100，CNSEL<2:0>=011，则 BG 为比较器正端输入，CVREF 为比较器负端输入，通过调节 VR<3:0>及 VRR<1:0>可实现检测不同 VDD 电压点。




表 6-5-1 VDD 检测电压 (V)

VRR<1:0>	VR<3:0>	检测值	VRR<1:0>	VR<3:0>	检测值	VRR<1:0>	VR<3:0>	检测值
01	0011	5.85	00	0011	2.60	01	1011	1.95
11	0010	5.55	01	1000	2.60	10	0100	1.90
01	0100	4.70	10	0001	2.45	11	1000	1.85
11	0011	4.15	00	0100	2.40	00	1000	1.85
01	0101	3.90	11	0110	2.40	01	1100	1.80
00	0000	3.45	01	1001	2.35	10	0101	1.75
01	0110	3.35	00	0101	2.25	00	1001	1.75
11	0100	3.30	10	0010	2.20	01	1101	1.70



00	0001	3.10	01	1010	2.15	11	1001	1.65
01	0111	2.95	00	0110	2.10	00	1010	1.65
00	0010	2.85	11	0111	2.05	10	0110	1.60
11	0101	2.75	10	0011	2.00			
10	0000	2.70	00	0111	1.95			

6.6 I/O 口

PORTA/PORTC 是双向三态输入/输出端口。PORTA 为 8 脚 I/O 口；PORTC 为 6 脚 I/O 口。

所有的 I/O 引脚都有两个直接控制寄存器（TRISA/C 或者 TRISA_BK0/TRISC_BK0），用于配置端口的输入输出状态。

PORTA/PORTC 有相应的上、下拉控制位来设置使能内部上、下拉，如果设置为输出模式，内部上、下拉功能也不会自动关闭。

PORTA 有相应的漏极开路控制位(PAODCON 寄存器)，当这些引脚被设置为输出模式时，可通过 PAODCON 寄存器来使能漏极开路输出。PORTC 没有开漏输出功能。

PORTA/PORTC 都有输入改变中断/唤醒功能。它的每个管脚是否具有该功能通过取决于 WUACON/WUCCON 寄存器的相应位。

I/O 口引脚框图如图 6.6.1~6.6.2 所示：

PORTA/PORTC:




图 6.6.1 PORTA/PORTC 引脚框图（图中未显示上拉/下拉/开漏）

PORTC1/INT:




图 6.6.2 PORTC1 引脚框图（图中未显示上拉/下拉）

6.7 WDT(看门狗定时器)

看门狗定时器（WDT）是一个运行在片内的 RC 振荡器，它不需要任何的外接元件。睡眠模式WDT 仍将正常工作。在正常运行或睡眠模式下，WDT 溢出将导致器件复位，TO 将被清 0。有一个器件配置位 WDTE 是控制看门狗定时器（WDT）的使能/关闭。

看门狗溢出时间约为288ms，512ms，766ms 或者 1024ms。这个时间可通过上位机设置。

CLRWDW 指令用来清 WDT，如果 WDT 使能，那么该指令可以防止看门狗溢出而使芯片复位。 SLEEP 指令将复位 WDT。

6.8 中断

BL08P154C有 7 种中断方式：

- 1、INT 管脚的外部中断
- 2、IO 输入状态改变中断
- 3、T1 溢出中断
- 4、T1 捕获中断
- 5、T3 溢出中断
- 6、T4 溢出中断
- 7、C1 中断

INTCON、PIR1、PIR2 为中断标志寄存器。全局中断使能位 GIE（INTCON<7>），置位时可以使能所有未被屏蔽的中断，清零时将关闭所有中断。

中断发生时 GIE 位（在中断发生前 GIE 位和该中断相关的中断屏蔽位置 1）被硬件清零从而禁止进一步中断，同时下条指令跳到 004h 后开始执行。中断标志位在 GIE 重新置 1 的前由软件清零以防止重复中断。

执行 RETFIE 指令将退出中断，并且会使 GIE 重新置位

6.8.1 外部中断

外部中断 INT 管脚上升沿还是下降沿触发由 INTEDG 位 (OPTIONR<6>)决定，当一个有效的跳变发生时标志位 INTIF 置 1，若 INTIE 位清零，该中断被屏蔽。

如果在睡眠之前 INTIE 位已被置 1，INT 中断可以将系统从睡眠唤醒。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.8.2 IO 输入改变中断

PA/PC 输入改变中断触发时，IOIF 标志位置 1。若 IOIE 位清零，该中断被屏蔽。

如果在睡眠之前 IOIE 位已被置 1，IO 输入脚改变中断也可以作为睡眠唤醒条件。在睡眠之前 GIE 位已被置 1，MCU 唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.8.3 T1 溢出中断

T1 发生溢出时 T1IF 标志位置 1，若使能中断，则进入中断。若 T1IE 位或者 PEIE 位清零，该中断被屏蔽。

如果在睡眠之前 T1IE 位已被置 1，T1 中断可以将系统从睡眠唤醒（内外低速或者外部管脚作为 T1 时钟）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.8.4 T1 捕获中断

T1 触发捕获时 CCPIF 标志位置 1，若使能中断，则进入中断。若 CCPIE 位或者 PEIE 位清零，

该中断被屏蔽。

如果在睡眠之前 CCPIE 位已被置 1，T1 捕获中断可以将系统从睡眠唤醒（内外低速或者外部管脚作为 T1 时钟）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.8.5 T3 溢出中断

T3 发生溢出时 T3IF 标志位置 1，若使能中断，则进入中断。若 T3IE 位或者 PEIE 清零，该中断被屏蔽。

如果在睡眠之前 T3IE 位已被置 1，T3 中断可以将系统从睡眠唤醒（CLKMD=1，定时器 T3 时钟选择 Fosc，PEIE=1，T3IE=1，WAKEMODE=0，不关低速 RC）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.8.6 T4 溢出中断

T4 发生溢出时 T4IF 标志位置 1，若使能中断，则进入中断。若 T4IE 位或者 PEIE 清零，该中断被屏蔽。

如果在睡眠之前 T4IE 位已被置 1，T4 中断可以将系统从睡眠唤醒（CLKMD=1，定时器 T4 时钟选择 Fosc，PEIE=1，T4IE=1，WAKEMODE=0，不关低速 RC）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.8.7 C1 中断

比较器 C1 输出状态改变时，C1IF 标志位置 1，若使能中断，则进入中断。若 C1IE 位或者 PEIE 清零，该中断被屏蔽。

如果在睡眠之前 C1IE 位已被置 1，C1 中断可以将系统从睡眠唤醒。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9 SLEEP(睡眠模式)

执行 SLEEP 指令进入睡眠模式。 $\overline{PD}$ 被清， $\overline{TO}$ 被置位，看门狗定时器也被清 0 但仍然保持运行状态，内部高速时钟关闭，所有 I/O 引脚保持睡眠前的状态。

6.9.1 睡眠唤醒

以下事件的发生将会将芯片从睡眠模式唤醒：

- 1、INT 管脚中断（需使能中断）
- 2、IO 输入状态改变（需使能中断，需使能 WUACON/WUCCON）
- 3、T1 溢出（选择内外低速或者外部管脚作为 T1 时钟，需使能中断）
- 4、T1 捕获（选择内外低速或者外部管脚作为 T1 时钟，需使能中断）
- 5、C1 输出状态变化（需使能中断）
- 6、T3 溢出（CLKMD=1，定时器 T3 时钟选择 Fosc，PEIE=1，T3IE=1，WAKEMODE=0，不关低速 RC），此时 T3 时钟源为 32Khz，参与分频。
- 7、T4 溢出（CLKMD=1，定时器 T4 时钟选择 Fosc，PEIE=1，T4IE=1，WAKEMODE=0，不关低速 RC），此时 T4 时钟源为 32Khz，参与分频。

看门狗溢出能使机器复位。上电复位或者执行 SLEEP 指令时/ $\overline{PD}$ 位置 1，看门狗溢出复位时/ $\overline{TO}$ 位清零用于。

机器要想通过中断唤醒，该中断使能位必须置 1，不管 GIE 是否置 1。当 GIE 位被清零，机器唤醒以后执行 SLEEP 指令以后的指令；当 GIE 位被置 1，机器唤醒以后跳转到中断复位地址 004H。

正常模式进睡眠，唤醒后延迟 256 个 clk(16MHZ)，即 16us。低速模式进睡眠，wakemode=1，唤醒后延迟 256 个 clk(16MHZ)，即 16us；wakemode=0，唤醒后延迟 256 个 clk(32KHZ)，即 8ms。

6.10 绿色模式

将 OSCM.5(GREENEN)置 1 则进入绿色模式。

6.10.1 绿色唤醒

以下事件的发生将会将芯片从绿色模式唤醒：

- 1、INT 管脚中断（需使能中断）
- 2、PORTA 输入状态改变（需使能中断，需使能WUACON）
- 3、T1 溢出（选择内外低速或者外部管脚作为T1 时钟，需使能中断）
- 4、T1 捕获（选择内外低速或者外部管脚作为T1 时钟，需使能中断）
- 5、C1 输出状态变化（需使能中断）
- 6、T3 溢出（定时器T3 时钟选择Fosc）
- 7、T4 溢出（定时器T4 时钟选择Fosc）

机器要想通过中断唤醒，该中断使能位必须置 1，不管 GIE 是否置 1。当 GIE 位被清零，机器唤醒以后执行 GREENEN 置 1 以后的指令；当GIE 位被置 1，机器唤醒以后跳转到中断复位地址 004H，无唤醒延迟时间。

6.11 低速模式

将 OSCM.0(CLKMD)置 1 则进入低速模式，则 Fcpu 为 32KHZ（内部低速）或者 32.768/2KHZ（外部晶振），STPHX 为内部高速 RC 振荡器的控制位，当 STPHX=0 时内部高速 RC 振荡器正常运行，当 STPHX=1 时内部高速 RC 振荡器停止运行。从高速模式切换到低速模式时，需先进低速，再关高速。

低速模式进睡眠模式，唤醒后的系统时钟通过 WAKEMODE 位选择，WAKEMODE=0，睡眠唤醒后进入低速模式，WAKEMODE=0，睡眠唤醒后进入高速模式。

低速模式进绿色模式，唤醒后仍为低速模式。

切换到低速模式会自动进入低功耗模式。

6.12 复位RESET

以下事件发生将导致BL08P154C复位：

- 1、上电复位（POR）
- 2、欠压复位（LVR）
- 3、WDT 溢出复位

一些寄存器在一些复位条件下没有影响，在上电和其他一些复位情况下它们的状态是未知或者未改变的。在上电复位，看门狗 WDT 溢出复位后大多数寄存器会回到复位状态。

当 VDD 低于某一固定值时，将会使芯片复位，这样能保证芯片只能在正常电压范围内工作。欠压复位（LVR）复位作为应用主要用在 AC 或重载交换的应用上。

注：LVR 复位点可通过上位机软件选择。

6.12.1 上电延时定时器PWRT

任何一种情况复位后，上电延时定时器提供一个 16/4/256/64ms 的延时时间（该延时时间由上位机软件选择）。此间芯片将维持在复位状态。这段时间会由于电压、温度、工艺的不同而有所不同。

表 6-12-1 PWRT 时间

振荡类型	上电复位、欠压复位	WDT 溢出复位
IRC	16/4/256/64ms	32us

6.12.2 复位顺序

检测到POR，LVR 或WDT 溢出信号后，按以下顺序复位

- 1、复位锁存器置位，清PWRT 和OST；
- 2、POR，LVR 或者WDT 溢出复位脉冲结束后，PWRT 开始计数；
- 3、PWRT 溢出后，OST 开始计数
- 4、OST 结束后，清复位锁存器，复位结束。

POR，LVR 复位延迟时间为 16/4/256/64ms；WDT 溢出复位延迟时间为 32us。




图 6.12.1 复位电路简图

6.13 振荡配置及配置说明

BL08P154C有3种不同的振荡模式，通过配置选择不同的模式：

- 1、IHRC：内部高速电阻内部电容振荡器（16M）。
- 2、ILRC：内部低速电阻内部电容振荡器（32KHZ）。
- 3、IRC&RTC：内部高速电阻内部电容振荡器（16M）和外部低速晶振（32.768K）同时运行。

◆Fosc：系统高速时钟频率，固定16MHZ。

◆Fcpu：高速指令执行频率， $F_{cpu}=F_{osc}/\text{系统分频}$ 。

CLKMD=0，系统时钟为内部高速，若系统分频选择4'clock，则 $F_{cpu}=16/4=4\text{MHZ}$ 。

CLKMD=1，XT_LRCS=0，系统时钟为内部低速，此时Fcpu固定32KHZ，不受系统分频控制。

CLKMD=1，XT_LRCS=1，系统时钟为外部低速晶振，此时Fcpu固定32.768/2KHZ，不受系统分频控制。

如图6.13.1所示，IRC&RTC模式需将上位机RTC使能设置为enable，晶振增强若选择enable，则晶振起振时间会加快，但振荡电流会略微增大。IRC&RTC模式应用示意如图6.13.2所示。




图 6.13.1 RTC 模式使能




图 6.13.2 IRC&RTC 模式应用示意图

关于OTP读周期，上位机可选择FULL、1/2、1/4 CYCLE及低功耗，主要是用于功耗选择，如

图 6.13.3 所示。

FULL、1/2、1/4 CYCLE、低功耗的区别是运行功耗的大小。FULL CYCLE 可在主频较快下运行，但功耗最大。1/2、1/4CYCLE 可降低部分功耗，但主频运行的速率需降低。低功耗模式的功耗最小，但运行的速率需很慢，系统分频需 $\geq 16 \times \text{clock}$ 。正常情况下建议选择 FULL CYCLE。



图 6.13.3 OTP 读周期

7. 指令集

指令格式 (汇编)	指令格式 (C 编译)	指令说明	影响的状态位	周期
BCR R bit	BCF f, b	$R\leftarrow 0$ $f\leftarrow 0$	-	1
BSR R bit	BSF f, b	$R\leftarrow 1$ $f\leftarrow 1$	-	1
BTRSC R, bit	BTFSC f, b	若 $R=0$, 则跳过下一条指令 若 $f=0$, 则跳过下一条指令	-	1+S
BTRSS R, bit	BTFSS f, b	若 $R=1$, 则跳过下一条指令 若 $f=1$, 则跳过下一条指令	-	1+S
NOP	NOP	空操作指令	-	1
CLRWDT	CLRWDT	清看门狗定时 器 $WDT\leftarrow 00H$ WDT 预分频寄存器 $\leftarrow 00H$	— — TO PD ,	1
SLEEP	SLEEP	进入睡眠模式 $WDT\leftarrow 00H$ WDT 预分频寄存器 $\leftarrow 00H$	— — TO PD ,	1
DAA	DAW	加法运算后的十进制转换 $ACC(十进制)\leftarrow ACC(十六进制)$	C	1
DAS		减法运算后的十进制转换 $ACC(十进制)\leftarrow ACC(十六进制)$	-	1
RETURN	RETURN	子程序返回指令, $PC\leftarrow STACK$	-	2

RETFIE	RETFIE	中断返回, GIE 置 1	-	2
CLRA	CLRW	清 ACC, ACC←00H 清 W, W←00H	Z	1
CLRR R	CLRF f	清寄存器 R, R←00H 清寄存器 f, f←00H	Z	1
MOVAR R	MOVWF f	R←ACC f←W	-	1
MOVR R,d	MOVF f, d	dest←R dest←f	Z	1
DECR R,d	DECf f, d	dest←R-1 dest←f-1	Z	1
DECRSZ R,d	DECFSZ f, d	dest←R-1	-	1+S

		dest←f-1 如果结果为0，则跳过下一条指令		
INCR R,d	INCF f, d	dest←R+1 dest←f+1	Z	1
INCRSZ R,d	INCFSZ f, d	dest←R+1 dest←f+1 如果结果为0，则跳过下一条指令	-	1+S
ADDAR R,d	ADDWF f, d	dest←R+ACC dest←f+W	C,DC,Z	1
SUBAR R,d	SUBWF f, d	dest←R-ACC dest←f-W	C,DC,Z	1
ADCAR R,d	ADCWF f, d	dest←R+ACC+C	C,DC,Z	1
SBCAR R,d	SBCWF f, d	dest←R-ACC+C	C,DC,Z	1
ANDAR R,d	ANDWF f, d	dest←R 与 ACC dest←f 与 W	Z	1
IORAR R,d	IORWF f, d	dest←R 或 ACC dest←f 或 W	Z	1
XORAR R,d	XORWF f, d	dest←R 异或 ACC dest←f 异或 W	Z	1
COMR R,d	COMF f, d	dest←R 取反 dest←f 取反	Z	1
		带进位循环左移 dest.(b+1) ←R.b; (b=0~6) dest.0←C C←R.7 带进位循环左移 dest.(b+1) ←f.b; (b=0~6) dest.0←C		

RLR	R,d	RLF	f, d	$C \leftarrow f.7$	C	1
RRR	R,d	RRF	f, d	带进位循环右移 $\text{dest}.b \leftarrow R.(b+1); \quad (b=0\sim6)$ $\text{dest}.7 \leftarrow C$ $C \leftarrow R.0$ $\text{dest}.b \leftarrow f.(b+1); \quad (b=0\sim6)$ $\text{dest}.7 \leftarrow C$ $C \leftarrow f.0$	C	1

SWAPR	R,d	SWAPF	f, d	$R<3:0>\rightarrow\text{dest}<7:4>$ $R<7:4>\rightarrow\text{dest}<3:0>$ $f<3:0>\rightarrow\text{dest}<7:4>$ $f<7:4>\rightarrow\text{dest}<3:0>$	-	1
MOVIA	I	MOVLW	k	$\text{ACC} \leftarrow I$ $W \leftarrow k$	-	1
ADDIA	I	ADDLW	k	$\text{ACC} \leftarrow I + \text{ACC}$ $W \leftarrow k + W$	C,DC,Z	1
SUBIA	I	SUBLW	k	$\text{ACC} \leftarrow I - \text{ACC}$ $W \leftarrow k - W$	C,DC,Z	1
ANDIA	I	ANDLW	k	$\text{ACC} \leftarrow I$ 与 $\text{ACC } W \leftarrow k$ 与 W	Z	1
IORIA	I	IORLW	k	$\text{ACC} \leftarrow I$ 或 $\text{ACC } W \leftarrow k$ 或 W	Z	1
XORIA	I	XORLW	k	$\text{ACC} \leftarrow I$ 异或 $\text{ACC } W \leftarrow k$ 异或 W	Z	1
RETIA	I	RETLW	k	子程序返回，同时把立即数 I 赋给累加器 $\text{ACC} \leftarrow I$ $\text{PC} \leftarrow \text{Stack}$ 子程序返回，同时把立即数 k 赋给累加器 $W \leftarrow k$ $\text{PC} \leftarrow \text{Stack}$	-	2

CALL I	CALL k	子程序调用 Stack←PC+1 PC←I Stack←PC+1 PC←k	-	2
GOTO I	GOTO k	跳转指 令PC←I PC←k	-	2

注 1. bit: 寄存器的位地址（0~7）

2. R: 汇编指令寄存器R

3. I: 汇编指令立即数



- 4. ACC: 汇编指令累加器
- 5. F: C 编译寄存器 f
- 6. k: C 编译立即数
- 7. W: C 编译累加器
- 8. d: 目标寄存器选择（指定操作结果存放位置）
 - 0 = 将结果存放入 ACC（汇编）/W（C 编译）；
 - 1 = 将结果存放入 R（汇编）/f（C 编译）；
- 9. dest: 目标寄存器
- 10. 如果判断条件为真，S=1，否则，S=0；

8. 电气特性

8.1 绝对最大额定值

电源电压：0V~ 5.5V

输入电压：VSS-0.3V~ VDD+0.3V

存储温度：-50℃~125℃

工作温度：-30℃~85℃

用户在使用中达到或超过“最大额定值”中所列参数有可能会造成芯片永久性损坏。本规格仅采用芯片在该条件内测试完成，如超过本规范部分不做保证。芯片长期处于绝对最大额定值条件下，可能会影响器件的可靠性。

8.2 操作条件

DC 供电电压：+2.0V~5.5V

8.3 直流特性

符号	描述	条件	最小	典型	最大	单位
FIHC	IHRC	Vdd=2.0~5.5V, -35~105℃	(-2%)	15.68~16.32	(+2%)	MHz
		Vdd=2.0~5.5V, -20~80℃	(-1.5%)	15.68~16.32	(+1.5%)	
FILRC	ILRC	Vdd=3.0~5.5V, -35~105℃	(-15%)	28.8~35.2	(+10%)	KHz
		Vdd=2.0~5.5V, -35~105℃	(-25%)	28.8~35.2	(+15%)	
VIH	输入高电压（ 开施密特）	I/O 端口, Vdd=5V		2.6		V
		I/O 端口, Vdd=3V		1.75		
VIL	输入低电压（ 开施密特）	I/O 端口, Vdd=5V		1.15		V
		I/O 端口, Vdd=3V		0.75		
VIH	输入高电压（ 关施密特）	I/O 端口, Vdd=5V		1.86		V
		I/O 端口, Vdd=3V		1.26		
VIL	输入低电压（ 关施密特）	I/O 端口, Vdd=5V		1.85		V
		I/O 端口, Vdd=3V		1.25		
IOH	端口输出强 1 驱动电 流（0.8VDD）	Vdd=5V, PA0~PA4		38		mA
		Vdd=3V, PA0~PA4		15		
		Vdd=5V, 其余 IO		32		
		Vdd=3V, 其余 IO		12		

	端口输出强 1 驱动电流 (0.9VDD)	Vdd=5V , PA0~PA4		19.5		mA
		Vdd=3V , PA0~PA4		8		
		Vdd=5V , 其余 IO		17		
		Vdd=3V , 其余 IO		6.5		
I _{OL}	端口输出强 0 驱动电流 (0.2VDD)	Vdd=5V, 默认驱动, 所有 IO		45		mA
		Vdd=3V, 默认驱动, 所有 IO		23		
		Vdd=5V , 驱动增强 , PA0~PA4		100		
		Vdd=3V , 驱动增强 , PA0~PA4		45		
		Vdd=5V, 驱动增强, 其余 IO		78		
		Vdd=3V, 驱动增强, 其余 IO		35		
	端口输出强 0 驱动电流 (0.1VDD)	Vdd=5V, 默认驱动, 所有 IO		30		mA
		Vdd=3V, 默认驱动, 所有 IO		12.5		
		Vdd=5V , 驱动增强 , PA0~PA4		57		
		Vdd=3V , 驱动增强 , PA0~PA4		27		
		Vdd=5V, 驱动增强, 其余 IO		45		
		Vdd=3V, 驱动增强, 其余 IO		22		
I _{SB}	睡眠模式电流	睡眠模式, Vdd=5V , 关低速		1.2		μA
		睡眠模式, Vdd=3V , 关低速		1.1		
		睡眠模式, Vdd=5V , 不关低速		4.5		
		睡眠模式, Vdd=3V , 不关低速		2.5		

		Vdd=3V				mA
		内部高速模式, 16M/4 分频, Vdd=5V		1.5		
		内部高速模式, 16M/4 分频, Vdd=3V		0.6		
		内部高速模式, 16M/8 分频, Vdd=5V		1.2		
		内部高速模式, 16M/8 分频, Vdd=3V		0.5		
		内部高速模式, 16M/16 分频, 低功耗, Vdd=5V		0.57		
		内部高速模式, 16M/16 分频, 低功耗, Vdd=3V		0.33		
		内部低速模式, 关闭高速, Vdd=5V		13		uA
		内部低速模式, 关闭高速, Vdd=3V		6		
R	端口上拉电阻	Vdd=3~5V		115		KΩ
	端口下拉电阻	Vdd=3~5V		105		
		LVR=disable	(-0.1)	1.55	(+0.1)	
		LVR=1.65v	(-0.1)	1.65	(+0.1)	
		LVR=1.8v	(-0.1)	1.8	(+0.1)	

注：如无特殊说明，以上测试数据条件为 VDD=5V、常温25℃、全周期。

9. 开发工具


9.1 OTP 烧录器

- ◆ BL-Writer: 支持BL08系列MCU 大批量的脱机烧录。



- ◆ 转接卡:

BL08P154C:




9.2 编译器

- ◆ BL-IDE: IDE-V2.1.14 及以上版本（支持汇编/C 语言）

10. 封装及尺寸

10.1 SOP16 封装图及尺寸

10.1.1 SOP16 封装图



10.1.2 SOP16 封装尺寸



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.007	0.010
D	9.800	10.200	0.386	0.402
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

11. [修正记录](#)

版本	时间	内容
V1.0	2026.07.07	初版